TSMC: 2 nm-es folyamatkockázatú próbagyártás jövőre

Újonnan kiadott éves jelentésükben a TSMC elnöke, Deyin Liu és Chieh-Jia Wei vezérigazgató felfedte a 2 nm-es eljárással kapcsolatos előrehaladást.
A részvényeseknek írt levél szerint az elmúlt évben növelték K+F erőfeszítéseiket, a technológián, különösen a 2 nanométeres folyamaton dolgozva 5,47 milliárd dollárt költöttek K+F-re, hogy bővítsék technológiai vezető szerepüket és differenciálódásukat.
A 2 nm-es folyamathoz a TSMC nanolemez tranzisztor szerkezetet használ, jobb teljesítménnyel és energiahatékonysággal. Az N3E eljáráshoz képest a 2 nm-es eljárás 10–15%-kal növeli a sebességet azonos energiafogyasztás mellett, vagy 25–30%-kal csökkenti az energiafogyasztást azonos sebesség mellett, hogy megfeleljen az energiahatékony számítástechnika iránti növekvő igényeknek.
Jelenleg a 2 nm-es eljárás fejlesztése a tervek szerint halad, 2024-ben kockázatos kísérleti gyártás, 2025-ben pedig tömeggyártás.